

Circuitos Electrónicos Digitales

E.T.S.I. Telecomunicación

Universidad Politécnica de Madrid

Circuitos Secuenciales

Circuitos secuenciales. Biestables.
Registros. Contadores. Registros de
desplazamiento

Circuitos secuenciales


- Los valores de las señales de salida dependen de los valores de las señales de entrada actuales y de los que ha habido anteriormente (historia del circuito)
- Las variables llamadas estados guardan toda la información sobre la historia del circuito y permiten predecir la salida actual en base a su contenido y al de las señales de entrada actuales
 - Las variables de estado se guardan en uno o más bits de información
 - Considerando como entradas las entradas del circuito y las variables de estado, el diseño de un circuito secuencial es igual al de uno combinacional.

Descripción de los circuitos secuenciales

- Tabla de estados
 - Para cada estado actual $Q(t)$ especifica los estados siguientes $Q(t+1)$ en función de las entradas actuales
 - Para cada estado actual $Q(t)$ especifica las salidas actuales en función de las entradas también actuales
- Diagrama de estados
 - Versión gráfica de la tabla de estados


Señales de reloj

- Muy importantes en los circuitos secuenciales, pues son la referencia de tiempo
 - Las variables de estado deben cambiar con los flancos de reloj




Elemento biestable

- Es el circuito secuencial más simple y presenta dos estados estables
- Tiene dos estados que se codifican con una variable (por ejemplo Q)




Cómo controlar un elemento biestable

- Del biestable inicial se pasa a la:






- Báscula R-S




S	R	Q	QN
0	0	last Q	last QN
0	1	0	1
1	0	1	0
1	1	0	0

Funcionamiento de una báscula R-S




Problema de estabilidad si R y S son "0" simultáneamente





Parámetros de temporización de una báscula R-S

- Retardo de propagación t_p
 - Paso de bajo a alto t_{pLH}
 - Paso de alto a bajo t_{pHL}
- Anchura mínima del pulso $t_{pw(min)}$




Implementación de una báscula R-S utilizando puertas NAND



S_L	R_L	Q	QN
0	0	1	1
0	1	1	0
1	0	0	1
1	1	last Q	last QN

Báscula R-S con “enable”


- C permite o impide que las entradas R y S lleguen a la báscula.
- Las puertas NAND hacen el papel de inversores para las señales R y S




S	R	C	Q	QN
0	0	1	last Q	last QN
0	1	1	0	1
1	0	1	1	0
1	1	1	1	1
x	x	0	last Q	last QN

“Latch” tipo D

- La salida Q sigue a la entrada D validada con C




C	D	Q	QN
1	0	0	1
1	1	1	0
0	x	last Q	last QN





Parámetros de temporización de un “Latch” tipo D

- Retardos de propagación (de C y de D)
- Tiempo de “setup” (D antes del flanco de C)
- Tiempo de “hold” (D después del flanco de C)




Biestable D (activado por flanco)



D	CLK	Q	QN
0		0	1
1		1	0
x	0	last Q	last QN
x	1	last Q	last QN


Parámetros de temporización de un biestable D

- Retardo de propagación (desde el flanco de CLK)
- Tiempo de “setup” (D antes del flanco de CLK)
- Tiempo de “hold” (D después del flanco de CLK)





Otras variaciones de biestables D



- Disparado con flanco negativo




- “Enable” de reloj



- “Scan”




Biestables J-K







- Poco utilizados en la actualidad

J	K	CLK	Q	QN
x	x	0	last Q	last QN
x	x	1	last Q	last QN
0	0		last Q	last QN
0	1		0	1
1	0		1	0
1	1		last QN	last Q




Biestables tipo T


- Muy importantes para realizar contadores



Registros y “latches” de varios bits






- 74x175
- Dispone de una señal de “clear” asíncrono CLR_L



Registro de 8 bits (octal)



- 74x374
- Salida triestado controlada por OE_L






Otros registros octales

- 74x273
- “clear” asíncrono CLR_L
- 74x377
- “enable” de reloj EN_L




Parámetros de temporización en circuitos secuenciales

Respuesta de un circuito o elemento combinacional




Respuesta de un biestable disparado por flanco positivo



Contadores


- Cualquier circuito secuencial cuyo diagrama de estados es un único ciclo



Contador síncrono I

- Se colocan biestables T en cascada y se utiliza una lógica de “enable” para sus relojes


Lógica de “enable” serie




Contador síncrono II

- Versión con lógica de “enable” en paralelo

Lógica de “enable” paralelo




Contador de 4 bits 74x163 MSI



Inputs				Current State				Next State			
CLR_L	LD_L	ENT	ENP	QD	QC	QB	QA	QD*	QC*	QB*	QA*
0	x	x	x	x	x	x	x	0	0	0	0
1	0	x	x	x	x	x	x	D	C	B	A
1	1	0	x	x	x	x	x	QD	QC	QB	QA
1	1	x	0	x	x	x	x	QD	QC	QB	QA
1	1	1	1	0	0	0	0	0	0	0	1
1	1	1	1	0	0	0	1	0	0	1	0
1	1	1	1	0	0	1	0	0	0	1	1
1	1	1	1	0	0	1	1	0	1	0	0
1	1	1	1	0	1	0	0	0	1	0	1
1	1	1	1	0	1	0	1	0	1	1	0
1	1	1	1	0	1	1	0	0	1	1	1
1	1	1	1	0	1	1	1	1	0	0	0
1	1	1	1	1	0	0	0	1	0	0	1
1	1	1	1	1	0	0	1	1	0	1	0
1	1	1	1	1	0	1	0	1	0	1	1
1	1	1	1	1	0	1	1	1	1	0	0
1	1	1	1	1	1	0	0	1	1	0	1
1	1	1	1	1	1	0	1	1	1	1	0
1	1	1	1	1	1	1	0	1	1	1	1
1	1	1	1	1	1	1	1	0	0	0	0


Diagrama lógico interno

- Puertas XOR permiten la función “T”
- Estructura tipo multiplexor para carga en paralelo de valores




Funcionamiento del contador

- Libre $\rightarrow \div 16$
- Cuenta si ENP y ENT están activos
- Carga si LD está activo (no efectúa cuenta)
- Borrado (Clear) si CLR está activo (no efectúa cuenta)
- Todas las operaciones tienen lugar con flanco positivo de CLK
- RCO se activa si ENT es activo y si Count=15 (salida de acarreo)




Funcionamiento libre del contador 74x163




- Funcionamiento como divisor por 16

Secuencia de cuenta modificada





- Se carga 0101 (5) después de que Count = 15
- 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 5, 6, ...
- Funcionamiento como divisor por 11

Solución alternativa




- Borrado después de que Count = 1010 (10)
- 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 0, 1, 2, 3, ...
- Funcionamiento como divisor por 11 ó contador módulo 11

Otro ejemplo de cuenta, de 3 a 12




Encadenado de contadores

- RCO (ripple carry out) se activa en el estado 15, si ENT está activo




Decodificación de los estados binarios

- Conexión de un contador a un demultiplexor para decodificar los estados binarios del contador




Formas de onda del decodificador



- El efecto de los “glitches” pueden ser importante en algunas aplicaciones


Salidas libres de “glitches”



- Se registran las salidas
- El efecto que aparece es que las salidas registradas se retardan un ciclo de reloj
- Otra solución se verá posteriormente, utilizando un registro de desplazamiento


Registros de desplazamiento

- Utilizados para el manejo de datos serie como RS-232, transmisión y recepción de módem, Ethernet, SONET, etc.
- Registro de desplazamiento con entrada serie SERIN y salida serie SEROUT




Conversión serie a paralelo

- Las salidas de los biestables pueden utilizarse como salida paralelo 1Q..NQ
- Registro de desplazamiento con entrada serie y salida paralelo
- El número de ciclos de reloj define el desplazamiento



Conversión paralelo a serie


- Las entradas de dato D pueden multiplexarse con entradas paralelo 1D..ND mediante una señal de control LOAD/SHIFT
- Registro de desplazamiento con entrada paralelo y salida serie



mux

Circuito con todas las conversiones

- Igual al anterior, pero utilizando las salidas paralelo 1Q..NQ
- Registro de desplazamiento entrada paralelo y salida paralelo



Registro de desplazamiento universal 74x194

- Desplazamiento a la izquierda
- Desplazamiento a la derecha
- Carga
- Almacenamiento

